CCI-400只能支持两个CPU簇(cluster)，CCI-500翻番到四个，CCI-550则不但可以互连六个CPU簇，还支持完全一致性的CPU/GPU混合互连，而且增加了读取数据缓冲，嗅探数据带宽也翻了一番，系统带宽可超过50GB/s。

ARM今天宣布了两套新的Corelink系统IP，一个是CoreLink CCI-550互联总线，用于big.LITTLE多核心架构、完全一致性GPU，而且延迟更低、吞吐量更高，另一个则是CoreLink DMC-500内存控制器，带宽更高、延迟更低。

CCI-550和今年二月份随同Cortex-A72 CPU核心诞生的CCI-500一样，都是目前高通、联发科、高通普遍使用的CCI-400的换代产品，最大变化就是加入了嗅探过滤器(snoop filter)，取代第一代大小核架构里的广播式设计，同时与所有核心、缓存通信，因而延迟更低、扩展性更强、功耗更低(节省最多上百毫瓦)、性能更高。

CCI-400只能支持两个CPU簇(cluster)，CCI-500翻番到四个，CCI-550则不但可以互连六个CPU簇，还支持完全一致性的CPU/GPU混合互连，而且增加了读取数据缓冲，嗅探数据带宽也翻了一番，系统带宽可超过50GB/s。

如果每个簇有四个CPU核心，那么整颗处理器可以做到24核心！(高通ARM架构服务器芯片已经做到24核心但具体方式不明)

CCI-550还支持最多六个内存通道(32-48位物理寻址)、三个系统主界面、六个ACE主端口。

比如这张示意图中，两个端口分别分配给A72、A53 CPU簇，其余四个则可专用于完全一致性GPU。

ARM透露，下一代“Mimir ”Mali GPU就会支持完全一致性(现在仅支持IO一致性)，是这一系统的完美搭档。

完全一致性GPU是啥大家不用多管，只要知道它们可以支持共享虚拟内存(SVM)、更简单的OpenCL 2.0/HSA编程模型、完全支持并行加速计算。

DMC-500最高可以支持LPDDR4-4267，继续兼容LPDDR3-2133，性能方面带宽可提升最多27％，CPU延迟也降低25％。

CoreLink CCI-550、CoreLink DMC-500相关产品预计2016年底面世，在新工艺下频率都能超过1GHz。

本文来源：驱动之家MyDrivers